

**UNIVERSIDAD AUTONOMA DE BAJA CALIFORNIA
FACULTAD DE CIENCIAS QUIMICAS E INGENIERIA
INGENIERIA EN ELECTRONICA
INGENIERIA EN COMPUTACION**

MANUAL DE CIRCUITOS DIGITALES I



ING. TERESA CARRILLO G.

UNIVERSIDAD AUTONOMA DE BAJA CALIFORNIA

Tijuana, B. C.

CURSO: CIRCUITOS DIGITALES I

MAESTRO: ING. TERESA CARRILLO GUTIERREZ.

DURACION: 5 HORAS DE TEORIA Y 2 DE LAB. POR SEMANA.

PARTICIPANTES: estudiantes de las carreras de Ingeniería en Electrónica y de Ingeniería en Computación.

PROPOSITO DEL CURSO: adquirir los conocimientos básicos del diseño digital, aprenda las leyes y teoremas de la electrónica digital y adquiera las habilidades necesarias para diseñar sistemas digitales.

OBJETIVO GENERAL: comprender y aplicar los conocimientos básicos del diseño de circuitos lógicos combinacionales y una introducción a los circuitos secuenciales síncronos, usando herramientas matemáticas y lógicas.

UNIDAD 1. SISTEMAS NUMERICOS, CODIGOS Y ARITMETICA BINARIA.

OBJETIVO: El alumno comprenderá los diferentes sistemas numéricos binarios y la conversión entre ellos así como la importancia de los códigos binarios y las operaciones aritméticas en los sistemas digitales.

- 1.1 REPRESENTACION NUMERICA.
- 1.2 SISTEMAS DIGITALES Y ANALOGICOS
- 1.3 SISTEMAS DE NUMEROS DIGITALES.
- 1.4 CODIGOS BINARIOS
- 1.5 ARITMETICA BINARIA.

UNIDAD 2. ALGEBRA BOOLEANA, COMPUERTAS Y CIRCUITOS LOGICOS.

OBJETIVO: El alumno utilizara las herramientas matemáticas necesarias para simplificar funciones booleanas así como se familiarizara con las diversas compuertas lógicas y sus diferentes representaciones.

- 2.1 INTRODUCCION AL ALGEBRA BOOLEANAS.
- 2.2 COMPUERTAS LOGICAS.
- 2.3 ALGEBRA BOOLEANA .
- 2.4 UNIVERSALIDAD DE LAS COMPUERTAS NAND Y NOR.
- 2.5 REPRESENTACIONES ALTERNATIVAS DE LAS COMPUERTAS LOGICAS.
- 2.6 SIMBOLOS LOGICOS ESTANDAR 91-1984 IEEE/ANSI.7 FORMAS CANONICA Y NORMALIZADA.
- 2.7 FORMA CANONICA Y FORMA NORMALIZADA.
- 2.8 METODO DEL MAPA DE KARNAUGH. (M.K.)
- 2.9 METODO DE QUINE-McCLUSKEY (METODO DEL TABULADO).
- 2.10 DISEÑO DE CIRCUITOS LOGICOS COMBINACIONALES.

UNIDAD 3. CIRCUITOS COMBINACIONALES EN ESCALA DE INTEGRACION MEDIA (MSI).

OBJETIVO: El alumno analizara la función de elementos de mediana escala de Integración.

- 3.1 DECODIFICADORES.
- 3.2 CODIFICADORES.
- 3.3 MULTIPLEXOR
- 3.4 DEMULTIPLEXORES (DEMUX).
- 3.5 COMPARADORES DE MAGNITUD.
- 3.6 DETECTORES/GENERADORES DE PARIDAD

UNIDAD 4. INTRODUCCION A LOS CIRCUITOS SECUENCIALES.

OBJETIVO: El alumno analizara el elemento básico de memoria y diseñara contadores síncronos.

- 4.1 FLIP-FLOP
- 4.2 CONCEPTOS GENERALES PARA CONTADORES.
- 4.3 CONTADORES ASINCRONOS (DE RIZO).
- 4.4 CONTADORES SINCRONOS.
- 4.5 DISEÑO DE CONTADORES.
- 4.6 APLICACIONES DE LOS CONTADORES.
- 4.7 REGISTROS EN C.I

UNIDAD 5. FAMILIAS LOGICAS

OBJETIVO: El alumno comparara las diferentes familias lógicas.

- 5.1 TTL
- 5.2 CMOS
- 5.3 RTL
- 5.4 HTL
- 5.5 ECL
- 5.6 DTL

BIBLIOGRAFIA:

- * TOCCI RONALD
SISTEMAS DIGITALES PRINCIPIOS Y APLICACIONES
ED PHI
- * ROTH, CLARLES
FUNDAMENTALS OF LOGIC DESIGN
WEST PUBLISHING COMPANY
- * MANO, MORRIS
LOGICA DIGITAL Y DISEÑO DE COMPUTADORES
ED PHI

CRITERIOS DE ACREDITACION DEL LABORATORIO

PARA TENER DERECHO A LA CALIFICACION LOGRADA EN CLASE TEORICA SE DEBERA APROBAR EL LABORATORIO BAJO LOS SIGUIENTES REQUISITOS:

1. ELABORAR Y ENTREGAR EL PRE-REPORTE INDIVIDUALMENTE AL INICIO DE CADA SESION. SI NO LO ENTREGA ANOTARA UN PUNTO NEGATIVO. A LOS 3 PUNTOS NEGATIVOS REPROBARA EL LAB.
2. ELABORAR EL 100% DE PRACTICAS DE LAB. FUNCIONANDO ADECUADAMENTE.
3. ENTREGAR EL 100% DE REPORTES A TIEMPO Y POR EQUIPO (2 PERSONAS). SE ENTREGARA EN LA SIGUIENTE SESION DE LABORATORIO. SI NO LO ENTREGA A TIEMPO ANOTARA UN PUNTO NEGATIVO. A LOS 2 REPORTES FUERA DE TIEMPO REPROBARA EL LABORATORIO.
4. **PRE-REPORTE (INDIVIDUAL)** ELABORAR Y ENTREGAR EL PROYECTO A TIEMPO JUNTO CON EL REPORTE.
5. EN CASO DE NO APROBAR EL LABORATORIO POR FALTA DE PRE-REPORTES, REPORTES O PRACTICAS FUNCIONANDO REPITE EL CURSO SIN DERECHO A EXTRAORDINARIO NI REGULARIZACION.
6. EN CASO DE NO ENTREGAR EL PROYECTO A TIEMPO, LO ENTREGARA EN EXTRAORDINARIO O REGULARIZACION; PERO LA CALIFICACION DE TEORIA SE "CONGELA" HASTA APROBAR EL LABORATORIO.

PRE REPORTE (INDIVIDUAL)

SE REVISARA AL INICIO DE LA SESION DE LAB. SE PUEDE REALIZAR A MANO.

1. REALIZAR UNA LECTURA COMPLETA DE LA PRACTICA.
2. ELABORAR UN ALGORITMO O DIAGRAMA DE FLUJO.
3. REALIZAR LA INVESTIGACION DE LA PRACTICA.
4. INCLUIR TODO EL PROCEDIMIENTO HASTA EL DIAGRAMA LOGICO, EN CASO DE UN DISENO.

REPORTE DE LA PRACTICA DE LABORATORIO (POR EQUIPO)

DEBE CONTENER LO SIGUIENTE:

1. TITULO
2. MATERIAL
3. EQUIPO
4. INVESTIGACION
5. PROCEDIMIENTO
6. DIAGRAMAS
7. TABLAS DE RESULTADOS
8. CONCLUSIONES Y COMENTARIOS
9. BIBLIOGRAFIA

SE PUEDE REALIZAR A MANO SI ES CON BUENA LETRA.

PORTADA DEL REPORTE DE LA PRACTICA DE LABORATORIO

DEBE INCLUIR LOS SIGUIENTES DATOS:

- NOMBRE DE LA MATERIA.
- NOMBRE DEL ALUMNO
- NOMBRE DEL MAESTRO
- TITULO Y NUMERO DE LA PRACTICA
- SESION DE LABORATORIO
- FECHA DE ELABORACION DE LA PRACTICA
- FECHA DE ENTREGA DEL REPORTE

NOTA: REPORTE RECHAZADO SE ENTREGARA EN LA SIGUIENTE SESION DE LAB. YA CORREGIDO.

LISTA DE MATERIALES LAB. DE CIRCUITOS DIGITALES I

| Cantidad | # | Descripción |
|----------|------------------|--|
| 3 | 74LS00 | NAND de 2 entradas * o |
| 3 | 74LS02 | NOR de 2 entradas * |
| 1 | 74LS04 | NOT * |
| 1 | 74LS05 | NOT de colector abierto |
| 1 | 74LS08 | AND de 2 entradas * |
| 1 | 74LS10 | NAND de 3 entradas * |
| 1 | 74LS32 | OR de 2 entradas * |
| 1 | 74LS47 | Decodificador BCD a 7 segmentos. (Ánodo C.) * o |
| 1 | 74LS48 | Decodificador BCD a 7 segmentos. (Catodo C.) * |
| 1 | 74LS71 | Flip-Flop RS |
| 1 | 74LS74 | Flip-Flop D |
| 2 | 74LS76 | Flip-Flop JK * |
| 1 | 74LS93 | Contador Binario * |
| 1 | 74LS126 | Buffer |
| 1 | 74LS138 | Decodificador/DEMUX * |
| 1 | 74LS147 | Codificador Dec. BCD * |
| 1 | 74LS150 | MUX 16 a 1 * |
| 1 | 74LS151 | MUX de 8 a 1 * |
| 2 | 74LS157 | MUX de 2 a 1 * |
| 1 | 74LS244 | Buffer 3 estados |
| 1 | 74LS165 | Registro de 8 bits |
| 1 | 74LS386 | EX-OR |
| 1 | Display | De 7 seg. Ánodo común* |
| 1 | Display | De 7 seg. Cátodo comun* |
| 1 | LM555 | Temporizador * |
| 10 | LED | Diodo Emisor de Luz * |
| 1 | DIPSWITCH | Panel con 12 interruptores |
| 1 | Base sujetadora | o 12 SW 2 polos 1 tiro. * |
| 1 | Capacitor | de 100 μ F * |
| 12 | Resistores | 2.2 k ohms * |
| 10 | Resistores | 220 ohms * |
| 2 | Resistores | 4.7 k ohms * |
| 1 | Punta con caimán | de color negro * |

*Se recomienda comprarlo

INDICE

| | pág. |
|--|------|
| PRACTICA #1 COMPUERTAS BASICAS, DERIVADAS Y ESPECIALES..... | 8 |
| PRACTICA #2 CIRCUITOS LOGICOS Y DIGITALES..... | 11 |
| PRACTICA #3 ANALISIS Y DISENO DE CIRCUITOS DIGITALES..... | 13 |
| PRACTICA #4 UNIVERSALIDAD DE LAS COMPUERTAS NAND Y NOR | 15 |
| PRACTICA #5 CODIFICADOR Y DECODIFICADOR..... | 17 |
| PRACTICA #6 MULTIPLEXOR..... | 19 |
| PRACTICA #7 DEMULTIPLEXOR..... | 21 |
| PRACTICA # 8 FLIP-FLOP's | 23 |
| PRACTICA #9 CONTADOR BINARIO..... | 27 |
| PRACTICA #10 REGISTRO..... | |

Protoboard.

La principal característica es la presencia de una enorme cantidad de perforaciones separadas entre si por un décimo de pulgada cantidad considerada estándar para la separación de las terminales de los circuitos integrados. Esto facilita la inserción de estos dispositivos a un con otros componentes.

En el interior de la tablilla existen delgadas láminas que conectan las líneas verticales de puntos. Así el punto A se encuentra unido al B y así sucesivamente hasta el punto E, de modo que si conectamos las terminales de otros componentes auxiliares es como si lo conectáramos directamente al circuito integrado. Y lo mismo con el resto de las terminales restantes del circuito integrado (ver figura 1).





Figura 1. Muestra la distribución de las diferentes partes del protoboard.

Esta laminilla conecta eléctricamente los dispositivos insertados en ella. Por lo que un protoboard ofrece la ventaja de elaborar circuitos experimentales (ver figura 2).



Bibliografía:

Todo sobre circuitos integrados.

Serie electrónica para estudiantes.

Centro Japonés de información electrónica.



TECNICAS DE ALAMBRADO

Basándose en el desarrollo de proyectos, prácticas y demás circuitos por realizar durante la práctica en laboratorio, se tiene que tener en cuenta los siguientes factores para un buen funcionamiento del mismo.

TIEMPO. Por muy sencillo o complejo sea la práctica que se va a realizar se tiene que tomar un tiempo para desarrollarla con detenimiento, para evitar lo siguiente:

-Errores en construcción: Cortos, falsos contactos, errores en el alambrado.

-Errores en el diseño: Aunque esté alambrado correctamente, se puede tener fallas en el concepto básico de la práctica.

-Necesidad de adiciones: No se tiene hasta que se prueba la necesidad de añadir demás elementos para el funcionamiento correcto.

Para evitar tener que identificar y arreglar fallas en circuito a probar, o rediseñar se tiene que tomar uno el tiempo necesario para hacerlo bien desde un principio.

PROCEDIMIENTOS BÁSICOS.

Una de las maneras más básicas para tener un correcto funcionamiento en la práctica por realizar son:

-Asumir que se van hacer modificaciones: Siempre que se hacen correcciones en el diseño, arreglando fallas en el alambrado, adicionando circuitería extra, cambiando los valores de los componentes, o conceptos de reingeniería, se tiene que escoger el mejor método que permita hacerlo, dejando bastante espacio en el protoboard para trabajar.

-Identificar todos los pins en CI's: Aunque se tenga la identificación de los pins en la hoja de práctica del circuito a realizar, se tiene que consultar en los libros de especificaciones del fabricante (data books), para una correcta conexión tomando en cuenta los voltajes de alimentación, conexiones a tierra, pulsos de reloj, resets, enables, entradas y salidas. Cualquier pin no utilizado o compuerta extra debe ser conectada a tierra o dejarlas desconectadas.

-Aterrizar los CI's: Esto significa poner un capacitor de cerámica de 0.01 a 0.1 μ F de la fuente de +5V a tierra, para evitar que se introduzca ruido de la línea, ocasionando fallas repentinas.

-Hacer buenas conexiones de la fuente de alimentación y tierra: Un alambrado débil en la conexión de circuito a circuito no es lo suficiente. Tener un alambrado más robusto en cuanto a mejor calidad de alambre y distribución en el protoboard para la fuente y tierra es lo mejor.

-Mantener por separado la circuitería digital de la analógica: La conmutación digital, especialmente en los buses de microprocesadores puede introducir tipo de ruido y basura a la circuitería analógica o circuitería de audio.

-No siempre el CI está dañado: Cuando un proyecto no funciona, lo primero a deducir es que el circuito integrado está dañado, no siempre es esto. En práctica, la mayoría de los circuitos están a prueba de fallas (mal alambrado, fuente equivocada), soportando un gran abuso. En lo que si se tiene que tener cuidado es en la estática. El problema por lo general se encuentra en otra parte.

-No usar ningún tipo de silicón para aislar circuitería: Este tipo de componente es comúnmente usado, pero no es un aislante. Tendrá fuga de pequeñas corrientes, que no importan en circuitería lógica, pero si en circuitería analógica de alta impedancia.

-Construir primero una parte : Cuando se tiene que construir una circuitería muy compleja o hacer varias idénticas, es recomendable empezar por una parte y luego sucesivamente las demás, para evitar errores de alambrado.



Lab. de Circuitos Digitales I

-Asegurar primero tener el componente antes de la base o el diseño: Se encontrará el circuito ideal para el proyecto en los manuales de especificaciones del fabricante, pero puede suceder que este descontinuado, no hay distribuidor para adquirirlo, o su costo sea muy elevado. Lo correcto es escoger componentes lo más comerciales posibles.


-Nunca se conecte circuitería sin probar ala computadora: Nunca se debe hacer esto, cualquier error en el alambrado, la motherboard, y los disk drivers se quemarán. Hay tarjetas especiales que permiten hacer circuitería en prototipo, el cual protege la computadora.

-Usar sockets en prototipos: Al terminar un proyecto el cual se quiera pasar a wire wrapper, PCB, etc., donde involucre poner soldadura. Es necesario poner sockets para los CI's, antes de colocarlos, así no se dañarán con el calor aplicado si se soldan directamente.

PROTOBOARD.

Una de las maneras más fáciles de construir una circuitería y de alambrarla, es la típica tablilla protoboard, pero se tienen ciertas limitaciones:

- Se tiene que distribuir muy bien el espacio para tener una mejor conexión e identificación de los componentes.
- No se deben de insertar componentes con terminales muy gruesas, pues dañarían las terminales del protoboard.
- Identificar bien las fuentes y tierras para evitar cortos.
- No es conveniente usar circuitería que involucre altas frecuencias o altas corrientes.
- Recortar terminales de componentes, lo necesario para no ocasionar cortos, se introduzca ruido, etc.
- Tener el área del circuito fuera de cualquier fuente de ruido mecánico, polvo; es lo mejor para su buen funcionamiento.
- Verificar con un ohmetro las terminales del protoboard para ver si no hay daños.



Construcción de una punta de prueba lógica.

§ OBJETIVO: El alumno construirá su propia punta de prueba lógica como herramienta para la realización de las prácticas de laboratorio.

INVESTIGACION:

- a) ¿ Qué es la lógica ?
- b) ¿ Qué campo abarca la lógica digital ?

MATERIAL:

1 Resistor de 330 Ω .

1 LED

Un caimán con alambre insulado negro.

Una pluma sin tintero.

Soldadura.

EQUIPO:

- Cautín
- Fuente de voltaje (5 V DC)
- Desoldador
- Pinzas de punta

+ PROCEDIMIENTO:

- 1.- Soldar la punta de la pluma al resistor con la finalidad que sirva de punta de prueba.
- 2.- Soldar el otro extremo del resistor al ánodo del LED, dejando la parte superior del LED visible.
- 3.- Soldar el cátodo del LED al caimán.
- 4.- Comprobar el funcionamiento de la probeta lógica.




Fig. 1.1 Diagrama interno de una Punta de prueba lógica




Fig. 1.2 Punta de prueba lógica.




Fig. 1.3 Tipos de LEDs

La gráfica nos muestra 2 de las variedades de LEDs en las formas que podemos encontrar.



Fig. 1.4 Soldadura entre terminales

Cuando se van a unir 2 o más terminales debemos hacer ganchos en los 2 extremos para asegurar la unión. Esto es muy importante, porqué si la soldadura llegara a romperse durante el proceso, el gancho continuara haciendo contacto.




Fig. 1.5 Como soldar

CONCLUSIONES :

BIBLIOGRAFIA:



Práctica No. 1 Compuertas básicas, derivadas y especiales.

§ OBJETIVO: Verificar experimentalmente la operación de las compuertas digitales básicas AND, OR y NOT; además de las compuertas derivadas NAND, NOR, EX-OR, EX-NOR y de las compuertas especiales como la de 3 estados, de colector abierto y buffer.

📖 INVESTIGACION:

- a) ¿ Qué es un Circuito Integrado ?.
- b) ¿ Qué es una Compuerta ?.
- c) Explica las diferentes formas de describir la operación de una compuerta.
- d) ¿ Cual es la diferencia entre compuerta lógica y compuerta digital ?.
- e) ¿ Para cuáles casos se recomienda utilizar compuertas con salida de colector abierto ?.

📦 MATERIAL:

| | | |
|---|------------|-------------------|
| 1 | 74LS00 | NAND. |
| 1 | 74LS02 | NOR. |
| 1 | 74LS04 | NOT. |
| 1 | 74LS05 | NOT oc. |
| 1 | 74LS08 | AND. |
| 1 | 74LS32 | OR. |
| 1 | 74LS386 | EX-OR. |
| 1 | 74LS126 | Buffer. |
| 1 | 74LS244 | Buffer 3-Estados. |
| 1 | Resistor | 1K Ω |
| 1 | DIP Switch | |
| 6 | Resistores | 2.2 K Ω |
| | Cable para | protoboard |
| | LEDs | |

📦 EQUIPO:

- Punta de prueba lógica.
- Fuente de voltaje (5 V DC)
- Protoboard.
- Manual ECG o NTE.
- Pinzas de corte.

+ PROCEDIMIENTO:

1. Colocar y alambrear apropiadamente los CI sobre el protoboard. (ver figura 2.1)
2. Por medio de interruptores manipular las variables de entrada de la compuerta revizada.
3. Verificar la salida de las compuertas digitales de un Circuito Integrado con la punta de prueba lógica.
4. Elaborar la tabla de verdad experimental de la compuerta digital en estudio.
5. Comparar los resultados obtenidos con la tabla de verdad de la compuerta lógica.




Fig. 2.1 Circuito Integrado, visto por arriba




Fig. 2.2 Diagrama de como utilizar el DIP switch en el Circuito Integrado.

 **CONCLUSIONES :**

 **BIBLIOGRAFIA:**



Práctica No. 2 Circuitos Lógicos y Circuitos Digitales

§ OBJETIVOS:

- Analizar un circuito lógico para encontrar su ecuación booleana y su diagrama de tiempos.
- Analizar una ecuación algebraica para elaborar su diagrama lógico.
- Deducir una ecuación booleana a partir de su tabla de verdad.

📖 INVESTIGACION:

- a) Investigar el símbolo y operación de la compuerta XNOR.
- b) Qué es el álgebra booleana ?
- c) Investigar los símbolos estándar 91-1984 ANSI/IEEE para las compuertas básicas y derivadas.
- d) Deducir una ecuación booleana a partir de la siguiente tabla de verdad.

| A | B | C | X |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 |

- e) Elaborar el diagrama lógico con simbología estándar tradicional y con simbología ANSI/IEEE.
- f) Elaborar el diagrama de temporización.

☐ MATERIAL:


- 1 74LS08 AND
- 1 74LS04 NOT
- 1 74LS32 OR
- 1 DIP switch
- 5 Resistores 2.2 KΩ
- Cable para protoboard

□ EQUIPO:

- Punta de prueba lógica.
- Fuente de voltaje (5 V DC).
- Protoboard.
- Manual ECG.
- Pinzas de corte.

+ PROCEDIMIENTO:

1.- Encontrar la ecuación que representa el siguiente circuito lógico.



2.- Elaborar la tabla de verdad y deducir a cuál compuerta derivada representa.

3.- Alambrear el circuito en el protoboard utilizando un DIP Switch.

4.- Comprobar el paso 2 de manera experimental.

5.- Elaborar el diagrama lógico de la siguiente ecuación :

$$X = [D + \overline{(A + B)}C] E$$

6.- Construir el circuito en el protoboard.

7.- Obtener la tabla de verdad experimental y compararla con la tabla de verdad del circuito lógico.

✍ CONCLUSIONES :

📖 BIBLIOGRAFIA:



Práctica No. 3 Análisis y diseño de circuitos digitales.

§ OBJETIVOS:

- Análisis de un problema real para su solución.
- Simplificación de ecuaciones booleana y minimización de circuitos lógicos.
- Familiarizarse con los métodos de análisis de circuitos por álgebra booleana.

📖 INVESTIGACION:

- a) Mencione los métodos de simplificación de ecuaciones booleanas.
- b) De acuerdo a su complejidad, los circuitos integrados digitales se clasifican en 4 categorías básicas llamadas SSI, MSI, LSI, y VLSI. Explique cada categoría.
- c) La familia TTL (Lógica Transistor-Transistor), está disponible en 2 versiones : la serie 54 y la serie 74. La 1a. se destina a aplicaciones militares y la 2a. a aplicaciones industriales y de propósito general. Mencione las categorías o subfamilias básicas en las que se divide la familia TTL o bipolar.

☐ MATERIAL:

- 1 74LS08 AND.
- 1 74LS04 NOT.
- 1 74LS32 OR.
- 1 DIP switch.
- 4 Resistores 2.2 K Ω .
- Cable para protoboard.

☐ EQUIPO:

- Punta de prueba lógica.
- Fuente de voltaje (5 V DC).
- Protoboard.
- Manual ECG o NTE.
- Pinzas de corte y punta.



+ PROCEDIMIENTO:

1.- Diseñe un circuito comparador de dos números de 2 bits ($A_1 A_0$ y $B_1 B_0$). El circuito deberá tener una señal de salida Z, que será ALTA para indicar que A y B son iguales o que A es mayor que B, y Z será BAJA cuando A es menor que B.

- a) Elaborar la tabla de verdad.
- b) Deducir la ecuación booleana a partir de la tabla de verdad.
- c) Realizar la simplificación mediante :
 - Teoremas del álgebra booleana.
 - Mapas de Karnaugh.
 - Método de Quine-McCluskey.
- d) Elaborar el diagrama lógico con simbología estándar :
 - Tradicional
 - Rectangular
- e) Verificar experimentalmente el circuito digital.

CONCLUSIONES :

BIBLIOGRAFIA:



Práctica No. 4 Universalidad de las compuertas NAND y NOR

§ OBJETIVOS:

- Explicar las ventajas que ofrece el dibujo de diagramas de circuito lógico empleando para ello diversas alternativas para los símbolos de las compuertas, en comparación con el uso de los símbolos estándares.
- Emplear cualquiera de las compuertas universales (NAND o NOR) para implantar el circuito representado por una expresión booleana.

📖 INVESTIGACION:

- a) Cuándo deben usarse las compuertas Schmitt-trigger ?
- b) Cómo se puede construir la operación NOT, AND y OR con compuertas NAND o NOR.
- c) Dibuje los símbolos alternativos de las compuertas básicas.

☐ MATERIAL:

- 3 74LS00 NAND o
- 3 74LS02 NOR
- 1 DIP switch
- 4 Resistores 2.2 K Ω
- Cable para protoboard

☐ EQUIPO:

- Punta de prueba lógica.
- Fuente de voltaje (5 V DC).
- Protoboard.
- Manual ECG.
- Pinzas de corte.
- Pinzas de punta.



+ PROCEDIMIENTO:

1. Elaborar el diagrama lógico con compuertas NAND o con NOR del problema de la práctica #4.
2. Simplificar el diagrama lógico si es necesario y comprobar que la ecuación de salida realiza la misma función que la ecuación del diagrama lógico con compuertas básicas.

CONCLUSIONES :

BIBLIOGRAFIA:

Práctica No. 5 Codificador y Decodificador


§ OBJETIVOS:

- Familiarizarse con el uso de circuitos integrados combinatorios MSI.
- Analizar y utilizar decodificadores y codificadores en distintos tipos de aplicaciones.
- Familiarizarse con la utilización de displays tipo LED (Display de 7 segmentos).

📖 INVESTIGACION:

a) Complete la siguiente figura con: BAJO ó ALTO

Fig.1



b) Muestre la visualización de números y caracteres especiales en un display de 7 segmentos.

c) Interpretar la notación utilizada en el simbolo IEEE/ANSI del 74LS138.
(Decodificador - Demultiplexor).

☐ MATERIAL:

- 1 74LS47 ó 74LS48.
- 1 Display de 7 segmentos de ánodo común ó cátodo común.
- 1 74LS147.
- 1 74LS04.
- 10 Resistores 2.2 K Ω .
- 1 Dip Switch (10)
- 7 Resistores 220 Ω .


□ EQUIPO:

- Punta de prueba lógica.
- Fuente de voltaje (5 V DC).
- Protoboard.
- Manual ECG o NTE.
- Manual TTL.
- Pinzas de corte y punta.

+ PROCEDIMIENTO:

1. Alambre el siguiente sistema visualizador de números. Realice la modificaciones necesarias si el decodificador es un 7448 y el display de 7 segmentos es de cátodo común.

Fig. 2



✍ CONCLUSIONES :

📖 BIBLIOGRAFIA:



Práctica No. 6 Multiplexor (MUX)

§ OBJETIVOS:

- Verificar experimentalmente la operación de un multiplexor 74LS157, 74LS150 y 74LS151.
- Utilizar un MUX para generar una función lógica de varias entradas.

📖 INVESTIGACION:

- a) Copiar las tablas funcionales y los símbolos ANSI/IEEE de los siguientes MUX :
- 74LS150
 - 74LS151
 - 74LS153
 - 74LS157

☐ MATERIAL:

- 2 74LS157
- 1 74LS151
- 1 74LS150
- 16 Interruptores
- 16 Resistores 2.2 K Ω
- Cable para protoboard

☐ EQUIPO:

- Punta de prueba lógica.
- Fuente de voltaje (5 V DC).
- Protoboard.
- Manual TTL.
- Pinzas de corte.
- Pinzas de punta.



+ PROCEDIMIENTO:

1. Muestre la forma en que dos 74LS157 y un 74LS151 pueden disponerse para formar un MUX 1 de 16 sin otra lógica que se necesite. Etiquete las entradas I_0 a I_{15} para mostrar cómo corresponden al código de selección. Verifique experimentalmente.
2. Diseñe un circuito detector de números primos de 4 bits. La entrada de 4 bits permitirán números binarios de 0 a 15 decimal. La salida deberá ser ALTA únicamente sin algún número primo sea puesto en la entrada del circuito detector.
 - a) Elabore la Tabla de Verdad.
 - b) Encuentre la ecuación algebraica.
 - c) Con un MUX 74LS150 genere la función lógica.
 - d) Si no tiene un 74LS150 entonces diseñe utilizando un MUX 74LS151 y una compuerta NOT si fuera necesaria.
 - e) Verifique experimentalmente.

CONCLUSIONES :

BIBLIOGRAFIA:

Práctica No. 7 Demultiplexor (DEMUX).

§ OBJETIVO:

- Comprobar la operación de un DEMUX de 1 a 8 líneas 74LS138.

📖 INVESTIGACION:

- a) Qué es un demultiplexor ?
- b) Dibuje el equivalente mecánico de un DEMUX de 4 salidas.
- c) Cómo se usa un DEMUX como decodificador ?
- d) De qué manera se puede utilizar un decodificador como demultiplexor ?

☐ MATERIAL:


- 1 74LS138
- 1 74LS151
- 1 74LS47
- 1 DIP switch (12 SW)
- 12 Resistores 2.2 K Ω
- 1 Display de 7 segmentos
- Cable para protoboard

☐ EQUIPO:

- Punta de prueba lógica.
- Fuente de voltaje (5 V DC).
- Protoboard.
- Manual TTL.
- Pinzas de corte y de punta.

+ PROCEDIMIENTO:

Explique el funcionamiento del siguiente circuito a bloques. Elabore el diagrama lógico completo y compruébelo experimentalmente:



NOTA : No olvides incluir el diagrama lógico completo en tu pre-reporte.

CONCLUSIONES :

BIBLIOGRAFIA:

Práctica No. 8 Flip - Flop

§ OBJETIVOS:

- * Analizar el funcionamiento del flip - flop RS, D y T.
- * Verificar la función de las entradas asíncronas PRESET y CLEAR de un F - F.
- * Derivar la tabla característica de los f f.

📖 INVESTIGACION:

- a) Los circuitos digitales se pueden agrupar en 2 grandes categorías: combinatorios y secuenciales. Explique la diferencia entre ambas.
- b) Qué es Lógica secuencial síncrona ?
- c) Buscar en los manuales de fabricantes de TTL la tabla de operación de los Flip - Flop SR, JK, D y T.

📦 MATERIAL:

74LS04 NOT
74LS71 f - f RS
74LS76 f - f JK
74LS74 f - f D
74LS00 NAND
74LS02 NOR
74LS10 NAND 3 in
1 Dip switch
Resistores de 2.2 k Ω

📦 EQUIPO:


Punta de prueba lógica
Fuente de voltaje (5 V dc)
Protoboard
Manual TTL
Pinzas de corte y de punta

+ PROCEDIMIENTO:

1. Construya el registro básico con compuertas NOR o NAND. (ver fig. 9-1 ó 9-2 del RESUMEN).
2. Verifique experimentalmente la tabla característica de los f - f RS, JK y D en Circuito Integrado.
3. Construya un flip-flop D y un flip-flop T con f -f JK.



4. Construya un f - f con compuertas NAND. Como se comprobará manualmente el circuito es necesario construir el detector de flanco.




CONCLUSIONES :


BIBLIOGRAFIA:

RESUMEN


1. Registro básico con compuertas NOR (figura 9 - 1)



2. Registro básico con compuertas NAND (figura 9-2)




3. Flip-flop S-C disparado por flanco (figura 9-3)






4. Flip-flop J-K disparado por flanco (figura 9-4)



| J | K | Q* |
|---|---|--------------------------------|
| 0 | 0 | Q ₀ (no cambia) |
| 1 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 1 | $\overline{Q_0}$ (complementa) |

*on \uparrow de CLK


5. Flip-flop D disparado por flanco (figura 9-5)



| D | Q* |
|---|----|
| 0 | 0 |
| 1 | 1 |

*on \uparrow de CLK


6. Registro básico tipo D (figura 9-6)



| EN | D | Q* |
|----|---|-----------|
| 0 | X | No cambia |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

Q* sigue de la entrada D en tanto que EN está en ALTO

7. Entradas asíncronas (figura 9-7)



| PREINICIO | BORRAR | Q* |
|-----------|--------|--|
| 1 | 1 | No tiene efecto; FF puede responder a J, K y CLK |
| 1 | 0 | Q = 0 es independiente de las entradas síncronas |
| 0 | 1 | Q = 1 es independiente de las entradas síncronas |
| 0 | 0 | Ambiguo (no se utiliza) |

* CLK puede encontrarse en cualquier estado.

Práctica No. 9 Contadores binarios.

§ OBJETIVOS:

- Construir un generador de pulsos de reloj.
- Construir un contador asincrono binario de 4 bits con Flip Flops JK.
- Analizar la operación y las características de un contador binario asincrono de 4 bits tomando como ejemplo el CI. 74LS93.

📖 INVESTIGACION:

- a) ¿Cómo opera in contador binario ?.
- b) ¿ Cuáles son las diferencias entre un contador asincrono y un sincrono ?.

☐ MATERIAL:

| | | |
|---|-----------------------------|--------------------------------|
| 1 | LM 555. | Para un temporizador variable: |
| 1 | 74LS93. | 1 Resistor 1K Ω . |
| 1 | 74LS76. | 1 Potenciómetro 1M Ω . |
| 1 | 74LS47 ó. | 1 Capacitor 1nF. |
| 1 | 74LS48. | |
| 1 | DISPLAY DE 7 SEGMENTOS. | |
| 8 | Resistor 220 Ω . | |
| 2 | Resistores 4.7 K Ω . | |
| 1 | Capacitor 100 μ F. | |

☐ EQUIPO:

- Punta de prueba lógica.
- Fuente de voltaje (5 V DC).
- Protoboard.
- Manual ECG o NTE.
- Pinzas de corte y punta.



+ PROCEDIMIENTO:

1. Construya el circuito Generador de pulsos de reloj para frecuencia variable (fig.1) o para frecuencia fija 1Hz (fig.2).
2. Construya un contador asincrono binario de 4 bits con f-f JK (fig.3).
3. Decodifique las salidas del contador y visualicelas en un display de 7 segmento (fig.4)
4. Analice el funcionamiento del contador 74LS93 de la fig. 5 a) y b). Comparelo con los datos de la tabla de verdad c).
5. Construya un contador MOD-8 y un MOD-16 con el contador de ejemplo 74LS93. (fig. 6)
Utilice el display de 7 segmentos (fig.4).

CONCLUSIONES :

BIBLIOGRAFIA:

Fig. 2 Generador de Pulsos de Reloj frecuencia fija (1 Hz)






Fig. 3 Contador asincrónico binario de 4 bits



C) Diagrama de Temporización



D. Secuencia de conteo




Fig. 4

Contador con decodificador de BCD a 7 segmentos





Fig. 5

Circuito integrado 74LS93




| Salidas (*) | | | | Conteo |
|-------------|----|----|----|--------|
| QD | QC | QB | QA | |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 2 |
| 0 | 0 | 1 | 1 | 3 |
| 0 | 1 | 0 | 0 | 4 |
| 0 | 1 | 0 | 1 | 5 |
| 0 | 1 | 1 | 0 | 6 |
| 0 | 1 | 1 | 1 | 7 |
| 1 | 0 | 0 | 0 | 8 |
| 1 | 0 | 0 | 1 | 9 |
| 1 | 0 | 1 | 0 | 10 |
| 1 | 0 | 1 | 1 | 11 |
| 1 | 1 | 0 | 0 | 12 |
| 1 | 1 | 0 | 1 | 13 |
| 1 | 1 | 1 | 0 | 14 |
| 1 | 1 | 1 | 1 | 15 |

| Entrada de reset | | Salidas | | | |
|------------------|-------|---------|----|----|----|
| R0(1) | R0(2) | QD | QC | QB | QA |
| 1 | 1 | 0 | 0 | 0 | 0 |
| 0 | X | Conteo | | | |
| X | 0 | Conteo | | | |

(*) : Salida QA (pin 12) conectada a entrada B (pin 1)

Fig. 6
Contadores de módulo N con 74LS93



Propuesta 1.

Los registros de corrimiento son CI's cuya funcionalidad es muy parecida a los multiplexores, sólo que este integrado generalmente se compone con 8 bits de entrada paralela, una salida en serie, un habilitador de carga, la entrada del reloj y dos pines de polarización, dependiendo del tipo de empaquetado, ya que también se cuenta con registros de corrimiento con entrada en serie y salida paralela. La diferencia entre estos CI's y los multiplexores radica en que los primeros sólo utilizan las entradas de reloj para obtener una salida, mientras que en los multiplexores se necesita controlar dicha salida por medio de ciertos bits de selección y dichos bits de selección con un controlador y un reloj para que dicho multiplexor llegue a funcionar como registro de corrimiento.

Dentro de los registros también se encuentran algunos empaquetados que cuentan con una entrada en serie a la izquierda, una entrada en serie a la derecha, 4 bits de entrada paralela, 4 bits de salida paralela, clear, clock y polarización; este empaquetado es el 74194.



Lab. de Circuitos Digitales I

El **74LS165**; 8 bits de entrada paralela (3-6 o 11-14), habilitador de carga (1), reloj (2), entrada serial (10), salida serial (9), señal negada (7), un inhibidor del reloj (15) y la polarización (8,16).


Funcionamiento del 74LS165. El habilitador de carga nos permite cargar los 8 bits de entrada paralela mientras el pin de la inhibición del reloj se encuentra en alto, tiempo en que la entrada del reloj no afecta la salida, una vez que el pin de inhibición es puesto en bajo la entrada paralela saldrá en serie en el orden de A á H en salida normal y negada.

Propuesta 2.


El 74LS165 es un registro que permite hacer corrimientos de 8 bits, de entradas y salidas seriales; el cual cuenta con características de carga asíncrona e inhibición del reloj. Este dispositivo opera como un flip-flop tipo D disparado con transiciones positivas preset (S) y clear (R).

S y R son controladas por las entradas A y shift/Load; Shift es el corrimiento y Load no carga (ver fig. b).

La extracción final de los datos será después de que la señal Clock Inhibit retorna a 0. Los datos están almacenados en ($Q_H, Q_G, Q_F, Q_E, Q_D, Q_C, Q_B, Q_A$) y salen en este orden, esto es, de Q_H a Q_A (ver fig. c).




(a)



(b)

| Shift/ Load | Entradas | | | Paralelo A...H | Salidas internas | | Salida Q _H |
|----------------|-------------------------|-------|--------|-------------------|---------------------|-----------------|--------------------------|
| | Inhibición del reloj | Reloj | Serial | | Q _A | Q _B | |
| L | x | x | x | a...h | a | b | h |
| H | L | L | x | x | Q _{A0} | Q _{B0} | Q _{H0} |
| H | L | ↑ | H | x | H | Q _{AN} | Q _{6N} |
| H | L | ↑ | L | x | L | Q _{AN} | Q _{6N} |
| H | H | x | x | x | Q _{A0} | Q _{B0} | Q _{H0} |

(c)



(d)